这种半导体将是芯片未来的关键

文章目录 [+]

小编

来源：本文由半导体行业不雅观察编译自allaboutcircuit。

专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。
欢迎订阅摩尔精英旗下"大众年夜众号：摩尔精英MooreElite、半导体芯闻、摩尔芯球。
\"大众 data-from=\公众0\公众>

“找到与半导体良好的金属打仗是一个与半导体本身一样古老的问题，”斯坦福大学的研究员 Aravindh Kumar 说。
“随着每一种新的半导体被创造（在我们的案例中，原子级薄的半导体，如二硫化钼 (MoS2)，探求良好打仗的问题再次浮出水面。
”

Kumar 和他的同事研究职员 Katie Neilson 和 Kirstin Schauble 面临的问题是探求打仗电阻 (RC) 险些为零的金属触点。
当这些材料集成到电路、LED 或太阳能电池中时，替代方案将摧残浪费蹂躏金属-半导体结处的电压和功率。

为了应对这一寻衅，这些斯坦福大学的研究职员最近开拓了一种在单层二维半导体上制造合金金属触点的新技能。
二维半导体上改进的金属-半导体打仗电阻，结合过渡金属二硫化物 (TMD) 的光学特性，可能为下一代逻辑和存储技能铺平道路。

二维半导体晶体管的前景

据研究职员称，二维半导体有望办理大尺寸晶体管中的通道掌握问题：减鄙吝件尺寸也会减小通道长度。
界面毛病（由于晶体管栅极沟道的小尺寸）导致载流子迁移率低落。

研究职员表示，MoS2等过渡金属二硫化物 (TMD) 是亚 10nm 沟道晶体管的首选材料，由于它们在极薄的厚度下具有高迁移率。

这种半导体将是芯片未来的关键这种半导体将是芯片未来的关键互联通信

基于单层MoS2通道的 FET 截面

研究职员在接管采访时阐明了他们最新研究的优先级：

我们小组之前的一项研究表明，镍 (Ni) 和钯 (Pd) 等高熔点金属在沉积在单层 MoS2上时会造成破坏。
作为一种精细的三原子厚材料，这会严重降落其电子性能。
因此，我们和其他小组考试测验了低熔点金属，例如铟（In）和锡（Sn），看看它们是否会减少对MoS2的危害。
拉曼光谱表明它们实际上对单层 MoS2造成的损伤可以忽略不计。
In 和 Sn 非常随意马虎氧化，因此我们用金 (Au) 挡住这些低熔点金属触点，创造这些触点的性能非常好。

合金触点的电气特性

为了防止摧残浪费蹂躏电压和功率，研究职员探求了险些没有打仗电阻 (RC) 的金属触点。
目前，市场上RC最少的最著名触点是银/金（Ag/Au）、金（Au）和锡（Sn）。

斯坦福大学的研究职员成功地制造了 In/Au 和 Sn/Au 合金触点，其打仗电阻分别低至 190 ohm.µm 和 270 ohm.µm。

（图片来自网络侵删）

与单层MoS2的最佳报告打仗之间的 RC 比较

“我会说我们有时想到了这种合金化技能，”该团队阐明说。
“然后，我们专注于合金化方面，由于这将确保这些触点的热稳定性和化学稳定性。
例如，In/Au 合金的熔点将高于纯 In，这使得它们对付晶体牵制造中的任何后续加工都更加工业友好。
”

争取可扩展性

据该团队称，这项研究最具寻衅性的方面是让这些二维半导体晶体管可靠且可重复地事情。
研究职员指出：“我们不但是为一次性的‘英雄’设备——即表现非常好的单个晶体管而产生。
” “相反，我们希望展示全体芯片的打仗电阻在统计上干系的改进。
因此，虽然我们在最初的实验中拥有出色的产品，但成品率或成功率很低。
”

Sn/Au（左）和 In/Au（右）的ID与VGS的关系

例如，研究职员假设，如果他们最初制造 100 个产品，那么个中只有两三个会表现良好。
经由数月的反复试验，该团队试图确定设备制造过程和测试方法，以确保他们创造出可重现的芯片范围内的结果。

在团队研究的早期阶段，他们只能在只有一到三个原子厚的二维通道的晶体管上实现良好的电气性能。
由于 2D TMD 实质上是原子级薄，因此它们在低温下成长以避免熔化常日用于芯片互连的金属——这与晶体硅形成光鲜比拟。

虽然研究职员承认硅“仍旧是高性能逻辑晶体管的黄金标准”，但他们对 2D TMD 晶体管的未来表示乐不雅观，这可能有助于在基极上堆叠逻辑和存储器层硅 CMOS 层。

2D 半导体：3D 集成的关键？

有许多迹象表明，摩尔定律的未来将由 3D 集成芯片形式的堆叠晶体管驱动，这可以缓解内存带宽问题或“内存墙”。
3D 集成芯片也可能彻底改变设计和布线方法。

2D 半导体可能是创建此类 3D 集成芯片的关键办理方案，由于它们可以在低温下轻松成长，同时保持电气特性无缺无损。
由于高电阻触点一贯是采取二维半导体的障碍，因此这项研究对付大规模制造良好的工业级二维半导体可能具有首创性。

图为确定金属和二维半导体之间打仗电阻的测试构造

研究职员详细解释，“如果或当高质量、低温成长可以扩展到 12 英寸晶圆时，TMD 将在堆叠在硅逻辑顶部的存储器和打算层中发挥浸染。
它们还可以作为嵌入式 DRAM、SRAM 高速缓存中的访问晶体管或 3D 闪存晶体管。
”

他们补充说：“与硅晶体管比较，前两个示例受益于更低的关态电流，由于单层 TMD 的能带隙比硅大。
”

2D TMD 的未来路线图

2019年，台积电宣告将开始生产SiGe作为其5nm工艺的PMOS沟道材料。
锗的研究始于 2000 年代初，这项研究花了将近 20 年的韶光才到达生产单位。
2D 半导体研究始于 2011 年旁边，自那时以来取得了巨大进展。