大家都知道理做PCB板便是把设计好的事理图变成一块实实在在的PCB电路板,请别鄙视这一过程,有很多事理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件随意马虎的事情。
微电子领域的两大难点在于高频旗子暗记和微弱旗子暗记的处理,在这方面PCB制作水平就显得尤其主要,同样的事理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才能做出一块好的PCB板呢?根据我们以往的履历,想就以下几方面谈谈自己的意见:
一:要明确设计目标
接管到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小旗子暗记处理PCB板还是既有高频率又有小旗子暗记处理的PCB板，如果是普通的 PCB板,只要做到布局布线合理整洁,机器尺寸准确无误即可,如有中负载线和长线,就要采取一定的手段进行处理,减轻负载,长线要加强驱动,重点是防止长线反射。当板上有超过40MHz的旗子暗记线时，就要对这些旗子暗记线进行分外的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限定，根据分布参数的网络理论，高速电路与其连线间的相互浸染是决定性成分，在系统设计时不能忽略。随着门传输速率的提高，在旗子暗记线上的反对将会相应增加，相邻旗子暗记线间的串扰将成正比地增加，常日高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。
当板上有毫伏级乃至微伏级的微弱旗子暗记时，对这些旗子暗记线就须要特殊的关照，小旗子暗记由于太微弱，非常随意马虎受到其它强旗子暗记的滋扰，屏蔽方法常常是必要的，否则将大大降落信噪比。甚至于有用旗子暗记被噪声淹没，不能有效地提取出来。
对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等成分不可忽略，由于有些小旗子暗记和高频旗子暗记是不能直接把探头加上去进行丈量的。
此外还要考虑其他一些干系成分，如板子层数，采取元器件的封装形状，板子的机器强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。
二。理解所用元器件的功能对布局布线的哀求
我们知道，有些分外元器件在布局布线时有分外的哀求，比如LOTI和APH所用的ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行分外考虑，若采取自然散热，就要把GLINK芯片放在空气流利比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视.
三. 元器件布局的考虑
元器件的布局首先要考虑的一个成分便是电性能，把连线关系密切的元器件只管即便放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率旗子暗记和小旗子暗记器件要分开。在知足电路性能的条件下，还要考虑元器件摆放整洁、都雅，便于测试，板子的机器尺寸，插座的位置等也需负责考虑。
高速系统中的接地和互连线上的传输延迟韶光也是在系统设计时首先要考虑的成分。旗子暗记线上的传输韶光对总的系统速率影响很大，特殊是对高速的ECL电路，虽然集成电路块本身速率很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟韶光的增加，可使系统速率大为降落.象移位寄存器，同步计数器这种同步事情部件最好放在同一块插件板上，由于到不同插件板上的时钟旗子暗记的传输延迟韶光不相等，可能使移位寄存器产主缺点，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。
四，对布线的考虑
随着OTNI和星形光纤网的设计完成，往后会有更多的100MHz以上的具有高速旗子暗记线的板子须要设计，这里将先容高速线的一些基本观点。
1．传输线
印制电路板上的任何一条“长”的旗子暗记通路都可以视为一种传输线。如果该线的传输延迟韶光比旗子暗记上升韶光短得多，那么旗子暗记上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升韶光对线传输延迟韶光之频年夜得多，以是走线可长以米计而无旗子暗记失落真。而对付速率较快的逻辑电路，特殊是超高速ECL集成电路来说，由于边沿速率的增快，若无其它方法，走线的长度必须大大缩短，以保持旗子暗记的完全性。
有两种方法能使高速电路在相对长的线上事情而无严重的波形失落真，TTL对快速低落边沿采取肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘许可有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗（50～80Ω ）所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采取肖特基二极管箝位和串联电阻端接手法相结合，其改进的效果将会更加明显。
当沿旗子暗记线有扇出时，在较高的位速率和较快的边沿速率下，上述先容的TTL整形方法显得有些不敷。由于线中存在着反射波，它们在高位速率下将趋于合成，从而引起旗子暗记严重失落真和抗滋扰能力降落。因此，为理解决反射问题，在ECL系统中常日利用其余一种方法：线阻抗匹配法。用这种方法能使反射受到掌握，旗子暗记的完全性得到担保。
严格他说，对付有较慢边沿速率的常规TTL和CMOS器件来说，传输线并不是十分须要的.对有较快边沿速率的高速ECL器件，传输线也不总是须要的。但是当利用传输线时，它们具有能预测连线时延和通过阻抗匹配来掌握反射和振荡的优点。
1决定是否采取传输线的基本成分有以下五个。它们是： （1）系统旗子暗记的沿速率， （2）连线间隔 （3）容性负载(扇出的多少)， （4）电阻性负载（线的端接办法）； （5）许可的反冲和过冲百分比（互换抗扰度的降落程度）。
2．传输线的几种类型
(1) 同轴电缆和双绞线：它们常常用在系统与系统之间的连接。同轴电缆的特性阻抗常日有50Ω和75Ω，双绞线常日为110Ω。
（2）印制板上的微带线
微带线是一根带状导(旗子暗记线)．与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的间隔是可掌握的，则它的特性阻抗也是可以掌握的。微带线的特性阻抗Z0为：
Er为印制板介质材料的相对介电常数
6为介电质层的厚度
W为线的宽度
t为线的厚度
单位长度微带线的传输延迟韶光，仅仅取决于介电常数而与线的宽度或间隔无关。
(3)印制板中的带状线
带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的间隔是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗乙为:
b是两块地线板间的间隔
W为线的宽度
t为线的厚度
同样，单位长度带状线的传输延迟韶光与线的宽度或间距是无关的；仅取决于所用介质的相对介电常数。
3．端接传输线
在一条线的吸收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它紧张是为了得到最好的电性能，包括驱动分布负载而采取的。
有时为了节省电源花费，对端接的电阻上再串接一个104电容形成互换端接电路，它能有效地降落直流损耗。
在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接手法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技能来掌握.串联阻尼是利用一个与驱动门输出端串联的小电阻（一样平常为10～75Ω）来实现的.这种阻尼方法适宜与特性阻抗来受掌握的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。
串联端接时串联电阻的值与电路（驱动门）输出阻抗之和即是传输线的特性阻抗.串联联端接线存在着只能在终端利用集总负载和传输延迟韶光较长的缺陷.但是，这可以通过利用多余串联端接传输线的方法加以战胜。
4．非端接传输线
如果线延迟韶光比旗子暗记上升韶光短得多，可以在不用串联端接或并联端接的情形下利用传输线，如果一根非端接线的双程延迟（旗子暗记在传输线上来回一次的韶光）比脉冲旗子暗记的上升韶光短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为：
Lmax＜tr/2tpd
式中：tr为上升韶光
tpd为单位线长的传输延迟韶光
5．几种端接办法的比较
并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的哀求而定。并联端接线的紧张优点是系统速率快和旗子暗记在线上传输完全无失落真。长线上的负载既不会影响驱动长线的驱动门的传输延迟韶光，又不会影响它的旗子暗记边沿速率，但将使旗子暗记沿该长线的传输延迟韶光增大。在驱动大扇出时，负载可经分支短线沿线分布，而不象串联端接中那样必须把负载集总在线的终端。
串联端接手法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟韶光增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速率放慢和驱动门延迟韶光增大，但是，串联端接线的串扰比并联端接线的要小，其紧张缘故原由是沿串联端接线传送的旗子暗记幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，旗子暗记能量小串扰也就小。
二PCB板的布线技能
做PCB时是选用双面板还是多层板，要看最高事情频率和电路系统的繁芜程度以及对组装密度的哀求来决定。在时钟频率超过200MHZ时最好选用多层板。如果事情频率超过350MHz，最好选用 以聚四氟乙烯作为介质层的印制电路板，由于它的高频衰耗要小些，寄生电容要小些，传输速率要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则哀求
（1）所有平行旗子暗记线之间要只管即便留有较大的间隔，以减少串扰。如果有两条相距较近的旗子暗记线，最好在两线之间走一条接地线，这样可以起到屏蔽浸染。
(2) 设计旗子暗记传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要只管即便设计成具有一定尺寸的均匀的圆弧线。
印制线的宽度可根据上述微带线和带状线的特性阻抗打算公式打算，印制电路板上的微带线的特性阻抗一样平常在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不随意马虎制作。综合各种成分考虑，一样平常选择68Ω旁边的阻抗值比较得当，由于选择68Ω的特性阻抗，可以在延迟韶光和功耗之间达到最佳平衡。一条50Ω的传输线将花费更多的功率；较大的阻抗固然可以使花费功率减少，但会使传输延迟韶光憎大。由于负线电容会造成传输延迟韶光的增大和特性阻抗的降落。但特性阻抗很低的线段单位长度的本征电容比较大，以是传输延迟韶光及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个主要特色是，分枝短线对线延迟韶光应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限定在2．5cm以内．以免涌现很大的振铃。
（4）对付双面板（或六层板中走四层线）．电路板两面的线要相互垂直，以防止相互感应产主串扰。
（5）印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还该当与全体系统的接地点相连接。
（6）如果板上有小旗子暗记放大器，则放大前的弱旗子暗记线要阔别强旗子暗记线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。
